微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > SYNCORE產生的 ram model, 加入 DC後做合成怎會找不到?

SYNCORE產生的 ram model, 加入 DC後做合成怎會找不到?

时间:10-02 整理:3721RD 点击:
不知道為什麼,
在Windows下跑 Synplify premier裏的SYNCORE,
產生 ram model
然後到 Linux下的 DC, 發現合成時出現error,
說找不到 ?!
奇怪, SYNCOR有 dpram128x6bits.v 跟 syncore_ram.v兩個檔案,
加入 toplevel檔案後, 卻出現找不到 ram檔案的 error ?
有沒有人可以教教我這是什麼原因呢?

先確認dpram128x6bit.v和syncore_ram.v是否可在DC中合成.

应该用.db文件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top