請問如何在DC中加入 ram ？
时间：10-02
整理：3721RD
点击：
請問有經驗的高手,
小弟我有一個 toplevel.v 裏面包了一個 dpram1.v
我用 synplify premier的SYNCORE產生 dpram1.v 及 syncore_ram.v
把它們跟 toplevel.v 放在一起,
用 DC 來做合成, 卻出現找不到ram的錯誤,
請問高手, 要怎麼加RAM呢? 哪裏做錯了?
小弟我有一個 toplevel.v 裏面包了一個 dpram1.v
我用 synplify premier的SYNCORE產生 dpram1.v 及 syncore_ram.v
把它們跟 toplevel.v 放在一起,
用 DC 來做合成, 卻出現找不到ram的錯誤,
請問高手, 要怎麼加RAM呢? 哪裏做錯了?
用工艺库带的memory compiler来产生sram的verilog model(*.v，用于仿真)以及DC用的*.db，然后在DC脚本里把这个db文件放在link_library