微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FPGA配置后DONE引脚的电平问题

关于FPGA配置后DONE引脚的电平问题

时间:10-02 整理:3721RD 点击:
各位,我用boundry scan 模式配置fpga和prom之后
再用master serial 模式通过prom对fpga进行配置
但是配置之后fpga的DONE引脚始终为低电平,这是什么原因呢?
b-s 模式时,分别配置prom和fpga都成功,done在配置
完成后能够变成高电平,说明fpga是正常的
ISE中DriveDone为默认(no),板子上Done接上拉电阻
fpga是SPARTAN3系列,并且只有一块,prom是xcf
大家有这方面的经验么?谢谢!

大家有什么经验么?

没有用过这种配置方式,关注ing....

我用ALTERA的,DONE也出现问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top