微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 得到IP核的网表,怎么用的自己的设计中?

得到IP核的网表,怎么用的自己的设计中?

时间:10-02 整理:3721RD 点击:
大家好,
我想问一下,IP核都是以什么形式给出的?源码还是网表?
如果给的是网表的话,可以加入自己的设计吗?
可以的话该怎么做?
谢谢

一般都是给网表,可以用到你的设计当中,你就把它当作一个黑盒子,在你的模块中调用它并且例化,然后给相应的信号即可。只要放在你的工程下面,工具会自动识别的。

我是在RTL级调用它吗?
然后进行综合?
那IP核已经是网表了,怎么综合?

IP核虽然是网表,但它只是整个设计的一部分
把IP核添加到设计后,仍然需要对整个设计进行综合的

对的,在RTL级调用,综合的说法楼上正解。

学习了,多谢大家~!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top