100M的信号，用400M去采样，用Virtex-4还是Virtex-5？谢谢
前端有100M的模拟信号，准备用400M的ADC（ADS5474）去采样并进行模数转换，
得到的数字信号送入FPGA进行处理，
这里的FPGA选Virtex4好还是Virtex5好呢。
Virtex4是90nm技术，Virtex5是65nm技术。
Virtex4最高跑到500M，Virtex5最高跑到550M。
等等。
不知哪个更适合高速处理?谢谢。
我觉得都不行。400M时钟，每个周期只有2.5ns，考虑到逻辑延时和布线延时，it's a mission impossible。
谢谢您的回复，
也就是说Virtex-4根本跑不到400M?
那您觉得逻辑延迟和布线延迟在什么数量级?
可以做到，我做过，只需要把AD接口部分设计好达到400MHz就可以了，其它处理部分利用并行处理的原则降低频率。
您是用的TI公司的AD转换芯片ADS5474么?
后端的FPGA是用的Virtex-4还是Virtex-5呢?
谢谢。
V5 比 V4快，锁存数据，400M是可以跑的
如果仅仅是用400M时钟从管脚锁存数据，没有其它逻辑，然后经过类似串并转换的机制，还是有希望的。但如果要用400M下实现其它的逻辑，几乎不可能。V4和V5内部器件的延时将近1ns，布线也是这个级别，如果逻辑级数多一点，就不容易实现了。
看一看
野18.。居然在这看到你
你打算用V5了啊?好牛哦
用锤子V5，给点建议，咋个弄。
您是指AD和FPGA之间的接口，
还是AD与前端驱动运放之间的接口?
谢谢。
从成本上讲V5更有优势（安富利说的 越新的片子在同等规模下越便宜 毕竟工艺新了 面积小了 至少spatan2 和spatan3是这样的）
晕，我一直以为V5很贵。
要实现这个速度的数据传输，普通v5/v4的io口应该是不行的吧?除非用lvds口或者什么rocket口。
而且内部处理400MHz的data，constraint怎么下?input/output delay一加上就差不多了，里面没办法做逻辑的
只需要把AD接口部分设计好达到400MHz就可以了，其它处理部分利用并行处理的原则降低频率。
是这个原理,
做过1G采样的,ADC先分成了4份并行.速度只是一个约束,最重要的是你的信号处理算法.
有什么必要过采样呢。
您说得在理，这个ADS5474的输出和FPGA之间的接口就是LVDS的。
至于您说的constraint倒是没怎么考虑过，
以前就没有做过约束。汗。
多谢！
您说的并行处理是指FPGA内部的并行处理，也就是FPGA内地流水线?
这个ADC（ADS5474）的最高也就是采到400MSPS啊，
怎么做到1G采样的啊。?
如果用100M的采样频率去采100M的信号，能采到么?
我觉得这个根本不可能实现吧