微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise自动分配引脚问题

ise自动分配引脚问题

时间:10-02 整理:3721RD 点击:
如题,我想在编译了程序之后,自动分配引脚,不知道应该怎么样自动分配呢?
我们一般都是手动分配,现在是还没有画好原理图,不知道如何布局,想通过自动分配引脚来看一下布局。

没有人知道吗

自己编写UCF文件可以方便的实现引脚分配

自动分配?ISE又没有出命名规则,它哪里会知道哪个要走时钟管脚之类的

我是看到有的书上介绍可以自动分配引脚,通过什么“Pinahead”下的“Autoplace”,可是我找不到这个东西。

自己写约束文件要好一些吧

自己手动搞下把

是可以自动分配的,布局布线后在反标回来。
这通常是没办法的事情。
你现在板子没画,还是手动吧

编写UCF文件可以实现引脚分配

1# wangxia6112
我们也是通过编写UCF文件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top