微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,高速数字电路问题

求助,高速数字电路问题

时间:10-02 整理:3721RD 点击:
我是刚刚开始集成电路设计,想设计一款高速的数字模拟混合电路,数字时钟速度达到500MHZ,请问各位大虾我该看些什么资料,如何下手?拜谢!

佩服。一上来就搞这么高速的。
但不知你的模拟部分实现什么功能?大概的工作速率有什么要求。

模拟部分实现光信号采集

采集过程中需要数字电路控制,采集的周期大概500hz,积分时间很短,只有几个纳秒。

你打算用什么语言搞啊?再说。你要说下你大概需要那个层次的资料啊。入门的。还是进阶的。还是看了让人犯困的?说的全面点大家才好帮你推荐啊。

唉,惭愧死,我用candence设计,刚开始学,(对于数字部分初步打算用quatus 工具,VHDL语言,以前用过AHDL,想来上手容易些。用quatus设计后转换成门电路级,再到candence里设计,都是自己的想法,不知道是否可行)。对于高速的版图设计部分,不知道该注意些什么,要先看些什么资料。

在问大虾的同时,自己也在琢磨这些问题,我是否该看射频集成电路设计的书呢?还有就是candence软件支持射频电路设计吗?

不好意思,大虾还在吗?期待中。

先下了,那位再给点指点,不胜感激!

俺又来了,劳烦各位大虾给点建议,拜谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top