关于ISE FIT之后的警告

时间：10-02 整理：3721RD 点击：

The global clock designation (BUFG) on signal 'N91' is ignored. Most likely the signal is gated and therefore cannot be used as a global control signal.
出现了以上警告，不知道是否对我的设计有影响。
急急急

上一篇：Modelsim5.6e的仿真库文件怎么生成，我搞了好几天都没弄出来，救命啊！
下一篇：关于ISE上的1024点FFT的IP CORE (无内容)

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类