微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 急:QUARTUS怎么设置全局信号?

急:QUARTUS怎么设置全局信号?

时间:10-02 整理:3721RD 点击:
在QUARTUS里设置全局信号,是不是只要在ASSIGNMENT EDITOR把某一信号设置成全局信号就成,我这么设置,为什么编译的时候说没有声明?

是不是你定义的管脚,不能作为全局信号管脚?

现在只推荐使用全局时钟,最好用例化的方式,手工加ibufg和bufg。
这样比较可靠。

谢谢你的回答,我是新手,可能是我没说清楚。
全局信号必须是由引脚引进的信号,中间产生的不行吗?我现在是有个CLOCK,先用PLL例化,然后再100分频,然后再把这一信号作为全局时钟。为各个不同模块的提供时钟。

请教下什么是ibufg和bufg?难道ibufg是用来做时钟缓冲器的,bufg是用来做DFF间缓冲的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top