微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > classic timing analyzer tools的问题

classic timing analyzer tools的问题

时间:10-02 整理:3721RD 点击:

请问在quartus中classic timing analyzer tools中显示的最高频率,当使用比这个频率还小的频率时为什么仿真就会出错啊,对了,quartus中的双端口ram最高可以运行到多少M啊?我把时钟设置到100M时时序仿真就出问题了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top