请教：一簇控制线如何做跨时钟域转化呢？
在FPGA内部如何做跨时钟域转化?
如果控制线来自片外，且需要将其约束在IOB中，此时入口打拍时钟应该用哪一个?片外的控制线同步时钟（已引入片内）还是跨时钟域后的时钟?
对这个问题理解得不甚清楚，望各位指教一二！谢谢
欠考虑了。
那位TX能指教一下呢?或者讨论一下,有什么看法也可以说一下啊?还是我的问题没讲清楚呢? 1# vikingg
就是说利用异步使能吗?
那么对于这一簇控制线都需要如此操作吗?
2# wycawyc
和数据延迟拍节的配合又如何考虑呢?
2# wycawyc
我说欠考虑就是不了解你跨时钟域的具体情况。
那么异步使能是否有建立时间的考虑呢? 2# wycawyc
我说的这种方法只适合一个信号跨域的情况。对于数据总线，地址总线，控制总线同时跨域的情况是不行的。
我只考虑控制总线,因为线数量不多,所以没有考虑FIFO.如果有包括数据,地址的话,肯定用FIFO了
8# wycawyc
说说。你两个时钟域是相位差还是频率差。差多少。转到新域是要求和原域一样个数的时钟宽度?
频率差！
61.44转368.64
宽度无要求,只需要保证正确检测到信号且时序关系不变
10# wycawyc
这样的话。直接用新域两个寄存器 打一下就行吗?
不行啊,有多条控制线啊,控制线间时序是有要求的. 12# wycawyc
这个还是建议用fifo吧，除非你有握手协议。
Fifo不在于是不是有很多数据要转，他的优势是只要做好空满控制，可以替换掉otherwise需要的握手协议设计，相对时序逻辑较简单
这样不会破坏线间的时序关系吧?不明白。
只有FIFO这中方式了吗?握手没办法完成啊,因为另一端是硬件,不可控的
14# layow
会破坏,可能造成错位,对于控制总线这也是致命的
15# wycawyc
还有一点不明白。既然是控制总线。肯定要跟数据，地址这些东西配合的吧。为什么你说不要求宽度?在原域和新域应该要保持相同的时钟数量宽度吧?
仅仅是控制总线，没有数据和地址！需要的是保证跨时钟域后控制线跳变的先后顺序不会变化?
你这两个时钟是同源的吗?
简单的,用你要用信号的时钟域的时钟双采样这个信号就可以了.
不能这么做！这是总线
21# qushaobo