请教一下关于下载到芯片里面数据不正常的问题

时间：10-02 整理：3721RD 点击：

最近在做一个试验，使用的是actel的a3p250芯片，管脚定义都没问题，复位信号正常，子模块的输入信号都正常（通过管脚引出），但是子模块的输出信号不对。这个程序使用modelsim后仿真的时候是正确的，但是下载到芯片里面子模块的输出信号就不正常了。想请教一下有人遇到过这种情况么或者知道这种情况是怎么产生的请指点一下，不胜感激！

是不是擦除的问题?

上一篇：如何通过ISE软件往 XINLIN的 9536写程序
下一篇：ARM与FPGA之间的数据传输（出现问题，请高手帮忙，附源程序）

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器