微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DC综合的连线面积结果

关于DC综合的连线面积结果

时间:10-02 整理:3721RD 点击:
如题,关于综合的结果。
本人初次学习DC,做了一件简单的例子,有的还是直接用现成的lab跑的,report_area后的内部连线的面积非常之大,甚至达到了cell面积的10倍之大,不知道是不是什么变量没有设置还是怎么回事?
不是说内部连线面积应该很小的吗?
不知道有没有哪位遇到过这样的问题,还望解答啊。

怎么没有人回到我的问题呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top