求助：仿真中使用.vo文件和使用源文件编辑的区别

QII可以产生.VO文件，对于功能仿真而言，我们可以注释掉其中一句关于sdo延迟文件加载的代码，也就是说可以将.vo变成针对功能仿真的文件而不加入时序内容，那么这样一来，可以用.VO文件做功能仿真，但是使用Modelsim直接编译verilog源文件，也可以做功能仿真，请问这两种防止的区别。
PS：个人认为，好像如果在设计初期，仍需要修改文件时，.vo远不如源文件方便，因为每次修改都需要QII重新编译的过程来生成.VO网表文件，而这个过程比modelsim直接编译源文件感觉慢好多，请高手赐教！

应该没有区别吧

这是两个步骤的仿真了，对源程序的称之为功能仿真，对.vo的仿真称之为网表仿真，这里使用的就是厂家实际用到的元件，是为了让你确认综合是不是实现了你预想的功能。和加入sdo之后的仿真又不同，这个称之为时序仿真，是真正加入了线路延时的仿真。

两位没有明白我的意思，诚如gaurson所言，但是问题在于，当我注释掉.vo文件中相关加载.sdo文件的代码后，它和源代码仿真的区别是什么，譬如是否.vo比用源代码仿真速度更快，而源代码在功能仿真上比.vo网表文件更方便

由于网表中可能要使用到元件库的东西，所以.vo的仿真速度不会比源代码快，两者都可以用来功能仿真，不过目的可能不一样罢了。