微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DC门控时钟的问题

关于DC门控时钟的问题

时间:10-02 整理:3721RD 点击:

最近跑一个设计老是出现DC跑死fatal error的情况,后来发现只要一插入门控,再compile的时候DC就会报错,估计和产生时钟的方式有关,设计里是用一个时钟A去二分频产生一个有产生条件的时钟B,然后再用这个时钟B去二分频产生一个新的时钟C,DC就是死活过不去,哪位大侠指点一下啊,是不是不允许像时钟B这样的时钟再产生分频时钟了?
always@ (posedge clka or negedge rst_n)
if(!rst_n)
clkb <= 1'b0;
else if(clk_en)
clkb <= ~ clkb;
else
clkb <= clkb;
always@(posedge clkb or negedge rst_n)
if(!rst_n)
clkc <= 1'b0;
else
clkc <= ~clkc;
就是上面这样子的~

请使用时钟使能的方式

2# falloutmx
我不是想加门控,我只是想控制时钟的第一个上升沿到来的时间。

关注中 !111

关注中 !111

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top