微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify的优点?

synplify的优点?

时间:10-02 整理:3721RD 点击:
请问使用synplify综合和使用ISE或quantus自带的综合工具有什么优势?我用过第三方的仿真工具modelsim,能够感觉得到它的强大与特别,而综合的第三方工具就没用过了,不知道用第三方的综合工具有什么优势?

一定要用synplify啊,运行速度快,结果面积小,速度高。

我怎么没感觉到快呀,是不是我哪里操作有问题呀,还有就是在quartus综合是正确的,怎么到 synplify下就是错误的了呢,不理解中 2# linuxluo

也不知道,不过期待高手的回答!

感觉到synplify不如quantus方便。

以前Altera和Xilinx做的工具不行,综合出来的效果非常差,冗余逻辑很多,时序也经常不对,尤其是ISE。
现在呢,Quartus II已经改进了很多,综合得到的结果不必synplify,有时候还要好一点。所以现在synplify的优势不明显了,不过相对于ISE还是要好一些。
synplify对语法的要求比Quartus II严格得多,所以你在Quartus II下综合能过,只是报warning,到了synplify下面就要报error。
synplify综合后的RTL图比较专业,新手建议多用,多对比,加深对RTL级描述的认识。

谢谢解答!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top