使用DCM后逻辑出错！求救急急急

逻辑用来进行ADC采集，单模块调试完全正确，直接用40M晶振驱动无错；
然后仅仅例化DCM模块，并不使用倍频输出，仅仅使用DCM的40M输出做时钟，
这时候采集出错。
不知那位大侠遇到这种情况，请不吝赐教！小弟万分感谢！

用晶振和用DCM出去的时钟，走线会不一样啊。这样就有可能会出问题。

错误是什么也请提示出来。

外部时钟仅与DCM模块的时钟输入相连，而其他模块所用的时钟信号均从DCM的输出引入

DCM的Reset你怎么处理的

看了看好像我之前理解错了。你的意思是，原来模块用晶振进来的40M驱动内部模块没事，然后例化DCM用clk0_out或clkin_ibufg_out出来后就错了?那么请检查资源占用情况和STA