微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 非阻塞赋值语句中延时在左边和右边的差别

非阻塞赋值语句中延时在左边和右边的差别

时间:10-02 整理:3721RD 点击:
请教各位非阻塞赋值语句中延时在左边和右边的差别?例如下面两个例子:

例一:
module exchange;
reg[3:0] a, b;
initial begin
a=1; b=4;
#2 a=3; b=2;
#20 $finish;
end
initial
$monitor($time, "\t%h\t%h", a, b);
initial begin
a <= #5 b;
b <= #5 a;
end
endmodule
例二:

module exchange;
reg[3:0] a, b;
initial begin
a=1; b=4;
#2 a=3; b=2;
#20 $finish;
end
initial
$monitor($time, "\t%h\t%h", a, b);
initial begin
#5 a <= b;
#5 b <= a;
end
endmodule

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top