微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim仿真时遇到的问题。

modelsim仿真时遇到的问题。

时间:10-02 整理:3721RD 点击:
很简单的仿真
源代码中定义了`define DEL 1
tb中定义了`define DEL 10
都是用来实现延时的
modelsim编译后提示:
# ** Warning: F:/FIFO/syn_tb.v(1): [TMREN] - Redefinition of macro: DEL.
是不是2个模块不能定义相同的宏名?如果相同了将会造成什么样的后过呢?

重复定义的宏,貌似后来定义的会覆盖先前的吧。

最好不要这样的定义。
最好是用一个头文件统一定义宏,再在要使用的源文件中包含这个头文件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top