微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教异步时钟的问题?

求教异步时钟的问题?

时间:10-02 整理:3721RD 点击:
请问两个同频异步时钟,信号如果跨时钟域的话要注意什么,有哪些方法可以避免亚稳态的出现。

异步是指什么?相位不同?

可以使用锁相环PLL,使连个频率在相位上保持一致,从而避免由于相位二而产生的不可重复错误
也可以使用FIFO

相位错开90度

用寄存器保存每步输出数据就可以避免亚稳态

参考UART,8倍或者16倍采样

用同步器或者fifo

楼上正解

同意7楼

最好的方法,FIFO。包治百病。

A时钟域信号寄存器输出,不经过任何组合逻辑,连接到B时钟域的两个寄存器进行同步,一般可以减少亚稳态发生的概率

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top