怎样在FPGA内实现精细延时？

用高频去打一拍

不知道门级延时是什么级别。像1ns级的延时，用时钟打不大现实，频率太高了。

很难实现，时钟不可能是1000M，DCM PLL等时钟资源也做不到。只能在布线上做约束了～～
祝好运！

布线上处理吧~

布线上应该怎么处理呢

怎么没人回啊，共同学习

用PLL(DLL)等，调节位相。

用IODELAY, 78ps

利用器件本身的延迟，大约是ns级的，不过想精确控制在1ns有点难。

到管脚上绕一圈，这个基本上1到2NS，不过不是很精确
这种延时很是恼火，可以看看是不是真的需要

共同探讨，感觉不好处理，呵呵

是不是调整相位啊?

布线稍长点呗