微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助 DC的约束

求助 DC的约束

时间:10-02 整理:3721RD 点击:
我有个module,现在需要用dc2007做综合,有些信号我不知道怎么约束,请老大们给给建议,帮帮小弟。
主要是这些信号不知道怎么约束:
1:这些信号是芯片正常工作中用不到的。
2:这些信号基本上都是用来做测试的,比如scan_clk,scan_reset。
3:有几个信号只是在芯片上电启动是工作下,以后就保持不变,比如用于这个芯片计数器的初始值输入。

按照正常情况约束就可以了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top