关于nc-verilog的问题

时间：10-02 整理：3721RD 点击：

在通过IC5141启动NC-verilog，经过网表提取，然后再仿真的时候，发现出现define worklib /home/eda/INCA_libs/worklib是无效的，导致仿真进行不了。
在网上找了一下，INCA_libs和worklib是在创建文件的时候自动生成的?我这里怎么生成不了呢?哪位帮忙解答一下?谢谢！

上一篇：哪些牌子的晶振比较好啊？ (无内容)
下一篇：关于FPGA应用的实用例子

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器