问个在edk下的问题

时间：10-02 整理：3721RD 点击：

在xps下设计个小架构，就是用microblaze，然后拉出plb总线，挂一个ddr，挂一个自己写的计算模块，然后这个计算模块有数据的输入和输出，并且要有个中断信号输出，来告诉ddr：“输入的数据已经计算完毕，可以发送下一组数据”
这个中断信号应该输出到哪个模块?如何设计中断呢?是加个中断控制器的ip?还是只要在计算模块拉出一个输出信号告知就可以了?

上一篇：task 不能连续多个赋值？
下一篇：FPGA求助

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器