微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 同一个时钟的如何设置false_path

同一个时钟的如何设置false_path

时间:10-02 整理:3721RD 点击:
有一个时钟,和它的反相时钟,不存在上升沿采下降沿的情况,如何设置false_path ?

不明白你是什么意思
是要将该时钟和他的反相时钟设为false path么?

2# psd0208
不是,这样问题早解决了。
问题是timing 报告里面,显示的是同一个时钟的上升沿去采它下降沿发射的数据,真令人费解。

不明白你在说什么...

最好不要乱设false path. 还是看清电路先。

it means:
you created 2 clocks with same clock source.
For ex;
1. create_clock .... clk_source
    cretate_generated_clock ..... -source clk_source             ... clk_a
    create_generated_clock  ..... -source clk_source -revert ... clk_b
your violation happens between clk_a and clk_b
please divided these 2 clocks, then set false path, then this question solved.
for ex:
create_clock .... clk_a ( dont use -source option )
create_clock .... clk_b ( dont use -source option )
set_false path -from [get_clocks clk_a] -to [get_clocks clk_b]

Or, you just define 1 clock, but sta tools automatically finds you have
2 clock types ( 1 is positive, the other is negative )
The only thing you need to do is to separate and define them, then set
false path.

7# abnerliu
谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top