如何用Verilog编写去块效应滤波器？

各位亲爱的老师和前辈
我现在用Verilog编写去块效应滤波器。我的课题是 in-loop deblocking filter design。
做完了literature review 和 presentation 以后，对设计的原理已经有所了解。也读了一些关于这个设计的论文。
虽然关于去块效应滤波器的论文挺多，但是都没有提及如何编成，如何实现，都是些理论上的东西。
我打算用Verilog语言来实现。现在用的软件是Xilinx ISE和他自带的ISE simulator。
我的这个project只要做到仿真就可以了，综合和硬件实现都不用考虑。
现在我下载了一些关于verilog编成的书籍和关于Xilinx ISE的。

但是对于编成还是一窍不通啊。

请各位推荐一些关于这个方面的资料和代码吧。

提供一下编程的思路。

万分感谢。

就是一堆转置memory和加法 乘法器

不大懂

分块图象之间会由于块中的运算，分引入块与块这间的不连续，这种不续通常发生在块的边界上，所以对这种不连续可以用二维滤波折方法让它不那么明显，也就是在修正边界处的点。

zhichi zhichi

我也正在做h.264的deblocking 发现memory 的调度好麻烦

dequejiaonan

正在学习数字滤波器，共勉！

！