请问如何考虑封装RLC的影响？

大家好，商业提取工具抽取RC计算成SDF时延数据供Post-simulation, 但如何也将封装的RLC效应转成SDF呢?同理对SI分析，如何将封装的RLC纳入SI分析呢?业界有成熟的解决方案吗?封装的寄生往往对高速接口影响不能忽略，但也不知如何精确地在tapeout前simulate这种效应?请大家指教，不胜感激！

是不是需要建模呢?