微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC把顶层的某些port综合掉了,该如何解决这个问题?

DC把顶层的某些port综合掉了,该如何解决这个问题?

时间:10-02 整理:3721RD 点击:
用dc综合后,在输出的网表中,有些顶层的port没有了,不知为什么?在RTL中,是这样例化的:
io_stdcell port_name(
               .PAD(i_port_a),
               .CIN(port_b)
               );
为该port设置采用哪个IO cell。综合前,也为该顶层port加了set_dont_touch属性,但在综合后的网表中,DC还是将该port移除,导致后端工具会报错,不知该问题,如何解决?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top