微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 奇数倍分频

奇数倍分频

时间:10-02 整理:3721RD 点击:
通过计数器,能够简单的得到占空比为50%的偶数倍分频, 但是要得到50%奇数倍分频业界是怎么做的啊? 请各位赐教

前几天在论坛里面看了个帖子,感觉可以实现。
假设要做clk时钟的7分频,可以先做一个8分频的时钟clk1,然后在用时钟clk下降沿打一下clk1得到clk2,clk1&clk2就可以得到

上升沿下降沿同时计数,中间那个不就是切换始终状态不久等分了吗

如果你N分频,用上升沿下降沿一起触发计数器范围(0-2×N-1);显然当数值(0-(N-1))是一个时钟状态(L),那么(N-(2xN-1))就是另外一个时钟状态了(H)

(1)用标准时钟的下降沿,会有潜在的timing或driver ability的问题
(2)用和标准时钟有严格相位关系时钟的上升沿,但对后端要求较高

upup
.

我用4分频试了一下,你的这个方法不行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top