微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教反标后出错的问题

请教反标后出错的问题

时间:10-02 整理:3721RD 点击:
SDF标注后 用NCLAUNCH仿真 发现有的寄存器中某一位是不定态
用VCS仿真 会有报错 说是找不到一些寄存器
PS:用VCS仿真会有很多错误 用什么命令查看啊?说是用 +sdfverbose来查看 不知道如何添加呀
谢谢

具体的命令忘记了,好久没有作后仿真了,参考vcs datasheet中关于后仿真部分的编译选项说明吧。

不定态就是意味着时序不满足,需要认真看看到底真是时序不对,还是sdf反表有问题

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top