微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个时序分析报告中stu的问题,望指教!

请教一个时序分析报告中stu的问题,望指教!

时间:10-02 整理:3721RD 点击:
大家好,下面的第一张图是我时序分析后的对stu的报告,第二张图是报告中第一行的Technology Map Viewer图。我想知道报告的第一行中的那个Actual tsu值(即9.308)是怎么得来的,与第二张图中括号内的数值是什么关系,我算了一下也不是这些数字的总和,那么这个建立时间tsu=9.308是怎么算出来的啊,多谢各位指点!



图片看不到啊,疑似防盗链了。
我记得建立时间等于两个时间的和。忘了具体的了。百度一下吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top