微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助——quartus的算术IP核

求助——quartus的算术IP核

时间:10-02 整理:3721RD 点击:

quartus的算术IP核,比如ALTFP_ADD_SUB,里面的32位或64位计算输入的dataa,datab,输出的result都是什么格式呢,比如64位的是规格化的双精度浮点数吗?高手告诉我下输入输出的数据格式,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top