微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 假如毛刺出现在时钟上升沿 该怎么去除呢?

假如毛刺出现在时钟上升沿 该怎么去除呢?

时间:10-02 整理:3721RD 点击:
最好能有个电路   有方法也行
谢谢了

这方面的专利很多,自己查查就好

可以再锁存一次,一般用2级锁存就可以消除毛刺了。

可是 这个毛刺 是在上升沿啊?

时钟上的毛刺?
怎么来的这个毛刺?

呵呵。如果真是这样,无解。
所以,我觉得根本的办法,还是从更前面想办法,避免产生这个毛刺。

新手,学习了!

使用FPGA时,将时钟信号通过DCM处理再用
电路中如果使用的是振荡器作为时钟信号源应该不会有大的毛刺,否则换一只
如果是其它信号,可以用PLL芯片调理一下

可能时钟的skew造成,建议时钟输入后通过DCM+BUFG输出,这样一般就能消除不同的时钟延时带来的毛刺

电平触发可以吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top