一个笔试题目请教

如果t為己知:
     16 bit adder x1,
     19 bit register x1,

每个时钟都要输出么
那至少16*8个register跑不掉的呀

组合逻辑么就是一个加法器和一个减法器了。bit_width = 16 + 3 (8 个 )

2个加法器，16*2个FF

不考虑timing的话，7个16位的ff和7个adder是避免不了的，至于加法器位数，看你要的平均值精度要求了。

有点AGC的味道
加法器+用来保存中间结果的寄存器。

5# 41dean
大哥，，，，两个FF怎么可能够用，如果每个时钟都输出平均值的话最少要用7个FF,7个ADD

具体是如何计算的，高手能否解释一下

需要保留一个上次8个连续数的和，加上新进来的，再减去最老的那个。
S(n)=x(n) + x(n-1) + ... x(n-7)
S(n+1) = x(n+1) + S(n) - x(n-7)

那么X(n-7)是不是需要寄存?考虑数据是每个时钟16bit输入。

学习了

什么公司的笔试题啊，很专业啊

两个加法器，两个寄存器
10# usb_geek