请教vhdl重的数据转换

时间：10-02 整理：3721RD 点击：

我定义了一个整数
signal ff :integer;
然后我想把这个整数化成16位的二进制输出这时ff=32768
dina<=conv_std_logic_vector (ff,20)(15 downto 0);
可是我用modelsim仿真时，吧dina转换成十进制数时，
dina=-32768
请问这是怎么回事?
如何解决?

上一篇：CYPRESS CY7C1069AV33 ASYN SRAM 用法？
下一篇：再论ICdesign的前景

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类