如何用ahdl或vhdl实现一个串行输出计数器？谢谢

[这个贴子最后由小立在 2004/02/26 02:15pm 第 1 次编辑]
要用ahdl或vhdl实现一个32位可逆串行输出计数器，输入为clk，up-down，clr，输出q[31..0]，希望输出串行信号，望高手指点一下。谢谢了

如何用ahdl或vhdl实现一个串行输出计数器?谢谢
没明白你的意思

如何用ahdl或vhdl实现一个串行输出计数器?谢谢
[这个贴子最后由小立在 2004/02/26 02:45pm 第 1 次编辑]
也就是先完成一个32位的可逆计数器，输出为q[31..0]，然后再将q[31..0]转换为串行输出，采用epm7064slc44-5

如何用ahdl或vhdl实现一个串行输出计数器?谢谢
用7064想做这个可能相当要技巧了，资源可能会比较紧。

如何用ahdl或vhdl实现一个串行输出计数器?谢谢
什么时候把结果转换为串行输出
串行输出与计数是同一个时钟不

如何用ahdl或vhdl实现一个串行输出计数器?谢谢
确实，7064才64个D触发器资源，有可能你的计数结果暂存就要占掉大部分了！

ahdl有支持这个语言的第三方软件吗?