微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 后仿真问题

后仿真问题

时间:10-02 整理:3721RD 点击:
问下大家,对于一个纯组合逻辑,能作时序仿真吗?要不然这种情况下产生的SDO文件用Modelsim仿真时总是提示出错。请大家指教!谢谢!

也可以呀 肯定也是有延迟的 应该是后仿文件没挂上 自己手都挂吧

很感谢你的回答,请问在哪手动挂入反标文件啊,我是在Modelsim里Start simulation选项卡SDF中软件挂入的。

这样很多时候挂不上 用SDF_annotate反标声明

知道原因了,是backannotation的路径出错了!谢谢你!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top