微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vhdl问题

vhdl问题

时间:10-02 整理:3721RD 点击:
如何能让事件在时钟两个周期之后触发,不是用d触发器。前一个进程进行数据的赋值操作,后一个进程希望前一个进程做完后以时钟为敏感列表,然后安排一个计数器计数,所以希望在前一个进程再后一个进程(大约两个时钟周期),但是后一个进程开始之后就以时钟为敏感信号,类似循环操作。

You must be sw engineer.

hohooooooooooooooooooooooo

顶一下

回综合出异步逻辑的
回综合出异步逻辑的

adfffffffffffffffffffffffffffffs

问题好复杂啊

用个延迟语句?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top