北大Verilog教程

啥意思那

Verilog <-- 這是類似像assembly組合語言的programming?

Verilog HDL是硬件描述语言.虽类似像C语言,但主要是用于描述电路的行为.一般是用于IC的设计及FPGA,CPLD的设计等等.

verilog是不是就等于VHDL?

！hao

北大Verilog教程
DI ZHI FANG GE ZI！

verilog hdl

没有啊

感觉不错！

顶一个！

附件呢

老大你忘了上传了

没看到附件...记得要上传

Verilog HDL是硬件描述语言.虽类似像C语言,但主要是用于描述电路的行为.一般是用于IC的设计及FPGA,CPLD的设计等等.

不错，下来看看。

确定小编没有上传

搞错没有

好好哈O

什么东西啊

无语了

小编你忘了上传文件了。

骗人贴啊！

LZ啥意思啊?

小编没有上传
小编没有上传

:victory: