微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE中,Compiling verilog simprim library出错

ISE中,Compiling verilog simprim library出错

时间:10-02 整理:3721RD 点击:
ISE中,与Modelsim联合仿真,Compile HDL Simulation Libraries时,Compiling verilog unisim library没有问题,但到Compiling verilog simprim library时,出现如下错误:
FATAL_ERROR:CAEInterfaces:CXL_main.c:48:1.24 - COMPXLIB[system]: Unhandled exception found !   Process will terminate.
有高人能点拨一个吗?不胜感激。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top