求问verilog 多模块连接问题

有两个模块
module A(a,b,d,e);
module B(a1,b1,c1);
想把A中的结果输出a,b作为B中的输入信号a1,b1，应该怎么做呢?a,b 类型上有什么要求吗? 菜鸟一个，大家帮帮忙

在顶层模块中
wire a;
wire b;
A A_u( .a(a), .b(b), ....... );
B B_u( .a1(a), .b1(b),..... );
A模块的输出 a和b一般设置为reg

好 顶！

我想用这种方法，就是把A引入到B中例化一下：
module B(a1,b1....)
....
A A_u(.a(a1),.b(b1)....);
....
endmodule
不知这种方法是否合适，gaojx朋友的方法中，要合适地定义变量类型，这个不太熟练，好像有点难度

(金飘公司www.jp10086.cn)短信群发-短信群发020-35979155
"短信群发-短信广告" 已被商界誉为"第五媒体". 短信群发:为大客户提供高性价比短信广告群发服务,有尝提供相应的精准目标客户群体的号码数据库,锁定目标,精准投放 "短信广告" 制作和发布成本较低，可随时更新广告信息,方便快捷、传播速度快.同时,受众储存您广告信息极为方便,是极具性价比的广告投放方式. 您的智慧+我们庞大而细分的目标群体数据库 + 我们领先的短信群发平台联系电话:020-35979155 联系QQ860299600 短信群发广告：广州金飘科技网站www.jp10086.cn