微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA的降功耗措施

FPGA的降功耗措施

时间:10-02 整理:3721RD 点击:
clock gating 在fpga里能用么?
ps,为什么在ise里看不到功耗估计的

fpga的功耗估计方法
都有哪些啊?
面积估计?
门数估计?
工具估计?
求高人赐教

“XPower Analyzer”

主要是时钟问题,时钟越高,功耗越大

除了时钟频率外,电路结构也很重要,尽量减少寄存器翻转的量可以大大降低功耗,你可以看看这本书:Wiley《Advanced.FPGA.Design》

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top