微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于design compiler

关于design compiler

时间:10-02 整理:3721RD 点击:
用design compiler的命令可以自动输出一个TCL(timing constraint file),但是做timing analysis的时候不符合要求.请问如何针对性的修改该文件.谢谢.

关于design compiler
约束文件应该自己写吧。建议你看看DC的帮助。

不错不错
不错不错

还是没有现成的答案!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top