微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > LPM_RAM引脚设置问题

LPM_RAM引脚设置问题

时间:10-02 整理:3721RD 点击:
分别用Cyclone系列和ACEX1K系列生成了两个LPM_RAM(如图1、2),ACEX1K中生成的RAM少了一个clken引脚,而在MegaWizard Plug-in Manager中的第四步有一个设置选项“More Options”(图3中红圈处),点击后如图4所示.但是生成RAM后并没有看到有clken引脚,综合时Quartus报错说引脚不存在。
请问一下这个clken引脚应该怎样设置才行?能不能在生成后的hdl代码里直接添加?
图1:在Cyclone II下生成的RAM

图2:在ACEX1K下生成的RAM

图3:在MegaWizard Plug-in Manager中的设置

图4:clken设置项

补充: 图是在Quartus II 7.2里截的,Q2 6.0里clken引脚设置的选项是灰色的,不能操作。

没看明白啊
没看明白啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top