ISE的这个错误要怎么解决？

问题如下：
Loop has iterated 10000 times. Use "set -loop_iteration_limit XX" to iterate more.
这个问题要怎么解决?

问题描述不清楚
无从了解

You have to utilize another synthesis tool (e.g. Synplify). I have ever seen this problem because ISE could not expand some Verilog loop correctly.

楼上正解！
XST不能识别一些loop语句，可以用synplify综合。
不过总之不建议用loop，for之类，无法通过Leda和nLint检查。

LOOP不是不可综合的语句吗?

for loop 是可以综合
是不是出现了组合反馈?