微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 我的毕业设计还能做完么?

我的毕业设计还能做完么?

时间:10-02 整理:3721RD 点击:
我的毕业设计是用FPGA做一个视频信号预处理的电路,现在才做完FIFO,后面还有存储,预处理 ,输出模块要设计。还有一个月的时间就要交工了,我不能预测到未来面临的难度,各位有经验的高手可不可以告诉我,在未来的这段时间里,我可不可以把这个毕业设计做完啊?谢谢!

能啊
相信自己啊
加油吧

合作,别自己单干!让你的师弟师妹,同学来帮你。

只能祝你好运。加油

做多少算多少,只要尽力就行了

加油,可以的

我现在也是这样的问题,老师给题目的时候就不让大家一起合作,题目范围还都挺大,愁人……

相信自己
相信老师

抓紧时间,好好干
做不做完跟你掌握程度有关,
主要是自己做多少是多少,然后给出一个工作估计,
实在做不完,把自己做完的整理出来,然后说明下下面还有那些工作,
整个项目将达到什么目的,给出你做完部分的结论和对未完成部分的估计
也算你这个毕业设计完成了

其实工作量的大小和想要达到的目标相关,适当的简化设计很重要,所有的工程都是满足需求就可以了,没有完美的项目。毕业设计更是这样。

我也是遇到这个问题,现在只能硬着头皮往下做了,还有2周就要交了

我的题目是基于FPGA的自适应滤波器设计,现在也发愁呢

存储与FIFO相近,预处理不好说,输出不会太难。

well done

谢谢大家的鼓励!
谢谢各位牛牛的鼓励啊,我的毕业设计算是勉强做完了,不过只有仿真结果,嘿嘿。相信有类似情况的同仁也已顺利完工!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top