关于PLL

不懂 我是菜鸟

多下点东西看看先！

好像有些FPGA里面有准备好的programmable PLL
要不LZ到Altera主页上搜phase lock loop看有没相关的文章之类的?

你可以添加ALTPLL这个IP核，这个就是ALTERA的FPGA中的PLL

参考软件自带的HELP
可以参考软件附带的资料

可以直接例化ip core吧

   岸不知道