菜鸟请教管脚分配问题

刚接触ALTERA FPGA不久，做了一个简单的时序电路想要验证设计，仿真的结果是对的，但是下载到板子上结果出不来，小弟怀疑是管脚没有分配对，请问各位时钟端应该分配在哪一类的管脚上（开发板上有一个50mhz的晶振，小弟把时钟端分配在那个管脚上，结果出不来）
谢谢了！～

莫非没有高人指点?

你的问题不是很清楚
我留个QQ给你，你加我，我们一起讨论一下吧，303731346

新手  也想知道啊