微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 高手进! 9位译码器和2进制计数器如何构成18位译码器

高手进! 9位译码器和2进制计数器如何构成18位译码器

时间:10-02 整理:3721RD 点击:
9位译码器和2进制计数器如何构成18位译码器,小弟做的有问题,当译码到6,10,15的时候就会自动延迟九个时间 请高手们发表自己的意见

问题不清楚啊,能在写一下吗?输入是什么,输出是什么,功能是什么?

你的那个9位译码器的具体输入输出是怎样的啊?

你的一个时间是多少?我们的时间不是按个来计算的。

小编再详细说说清楚啊。

more details

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top