微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助全局时钟的问题

求助全局时钟的问题

时间:10-02 整理:3721RD 点击:
小弟我用synplify 综合的时候出现如下提示:
=========================================================================
@W: FP101 |The design has 8 instantiated global buffers but allowed is only 6
@W: FP103 |User can use syn_global_buffers to increase the allowed global clock buffers to maximum 18
@E: FP104 |
这是不是说全局时钟资源不够用?我该怎么改呢? 是不是要加约束啊? 蝈蝈们帮忙解答一下哈  谢谢了

好心的蝈蝈指点一下吧

用这个syn_global_buffers配置, 把允许buffer数量改到8啊

这个syn_global_buffers是用在什么地方? 语法是怎么样的? 我是菜鸟  蝈蝈能不能详细说明下  谢谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top